22 ноября 2024
Разработкой планов верификации и разработкой верификационных окружений для IP-блоков
Проведением тестирования IP-блоков, интерпретацией и оформлением результатов
Авто матизацией тестирования с помощью скриптов
Организацией тестирования в системах CI
Опыт верификации и/или разработки RTL от 2 лет
Хорошее знание Verilog/System Verilog
Уверенное владение RTL симуляторами (Mentor, Cadence, Xilinx)
Знание английского языка на уровне чтения технической документ ации